PCI-Express 4.0 Ankündigung

[MaTzElUxE]

PCI-Express 4.0 ermöglicht die doppelte Datentransferrate von PCI-Express 3.0 - entwicklung

Es gibt noch nichtmal PCI-Express 3.0 Grafikkarten oder sonstige Hardware. Aber die Entwickler kündigen schon Fleißig für 2014/2015 PCI-Express 4.0 an.

Der Datentransfer soll doppelt so schnell sein als bei PCI-Express 3.0

Aber wie wollen die das erreichen? Ich dachte bei PCI-Express 3.0 mussten die schon tricksen um das zu erreichen?

[webmi]

IPv6 wurde z.B. schon vor 15 Jahren entwickelt - ist ganz normal, dass sowas jetzt schon aufkommt

Ich nehme mal Schnuffels Autobahn Metapher um deine Frage zu beantworten. Wird die Staße breiter, können gleichzeitig mehr Autos darauf fahren, wird der Straßenbelag dazu noch verbessert, können die Autos auch noch schneller fahren

[MaTzElUxE]

Gabs aber nicht bei PCI-Express3.0 irgendein Problem wegen der Frequenz die dann zu Hoch wäre oder so?

Meinst das die bei 4.0 mehr Lanes verbauen oder was? Und aus welchem Material besteht denn PCI-Express jetzt? Wenn die Kupfer zum verbessern der Leitungen nehmen? Gehts momentan über Stahl oder wie

[webmi]

Ich nehmen mal an, dass sich auch die Anzahl der Lanes erhöht. Momentan sind die Kontakte der Stecker zwar aus Kupfer, aber die eigentliche Autobahn liegt ja auf dem Halbleiter(Aluminium auf Silicium). Wie die das dann mit Kupfer aufs Motherboard bringen wollen wäre interessanter.

[Schnuffel]

Schnuffel meint:

Um einen BUS Schneller zu machen, gibt es Drei moeglichkeiten:

- Busbreiter erhoehen (Autobahnmetapher = Mehr Spuren)

- Geschwindigkeit erhoehen (Autobahnmetapher = Bessrere Belag, weniger Kurven un damit verbunden hoeheres Speedlimit)

- Weniger Protokolloverhead (Autobahnmetapher = Weniger Signale, einfacher zu lesende Schilder, bessere Signalisation, Gruene Welle)

Bei PCI 4 geht man alle 3 Wege Gleichzeitig

Nun gibt es wiederum 2 Gruende, warum man das macht:

- Mal will das dieselben Informationen schneller Fliessen (Autobahnmetapher: Gleich viel Autos wie auf der Alten Starsse kommen nun schneller von A nach

- Mal will dass bei gleicher Geschwindigkeit mehr Informationen ueber den Bus fliesen koennne (Autobahnmetapher: Die Autos kommen imme rnoch gleich schnell von A nach b, aber es sind jetzt viel mehr Autos in derselben Zeit)

Bei PCI 4 geht es eiegtnlich klar um das Zweiter. Damit Systeme nicht mehr solche Buskrueken wie der M18x hat, benoetigne. Und weil man ja immer mehr Geraete in ein solches Ding reinpackt.

Ja, sie kommt: Die PCI anschliessabre Brotbackmaschiene!!!

Gruesse vom schnuffel aus den USA

[webmi]

Hey Schnuffel, ist der Overhead beim PCI bzw -E denn so hoch, dass dies wirklich als eine nennenswerte und ernstzunehmende Größe gesehen werden kann? Ich meine bei IPv4 z.B. macht der Overhead bei der standard MTU von 1500, bedeutungslose ~4% aus. Bei IPv6 durch die längeren Adressen im Header ~6%

Gruß

[Schnuffel]

Hoi Webmi

Ja, das ist leider so... Weisst Du, das kannst Du nicht vergleichen IPv4 (IP-Internet Protokoll, v4 = Version 4) ist ein NETZWERKPROTOKOLL. Das ist was ganz anderes! (Bei einem Netzwerkprotokoll sind auch die Packetgroessen genormt, daher ist der Overhead immer einigermassen stabiel, aber dazu kommt schnuffel spaeter...

MTU steht uebrigens auch fuer MAXIMAL TRANSMISSION UNIT.... Lege mal das Augenmerk auf TRANSMISSION.... Das ist nur der Overhead von den Transmissiondaten.

Dazu kommt noch weiterer Overhead, abhaengig von der Art der verwendeten Kommunikationsgeraete. Aber trotzdem ist er in diesem Fall gan gering, da liegst mit Deinen 4% nicht so daneben, das sind so die Hochglanzprostpektdaten... In der Praxis werden es ca. 6% sein...

Aber auf dem Bus haben wir sehr viel mehr Obverheand. Der kommt daher, dass die verschhiedensten Geraete miteinander Kommunizieren, sich zum Teil IRQ's teilen und auch verschiedenen Geschwindigkeiten etc.... Einfach gesagt, wird auf dem heutigen PCI Bus alles durcheinandergequatscht, English bis Klingonisch!

Dazu kommt, dass beim heutigen Bus die bandbreite eben zu klein ist. Dadurch muss man verschiedene Datenppackete aufteilen, weil man nicht immer die ganze Bandbreite einem einzigen Zuweisen kann, da sonst was anderes in den Timeout geht.

Und das mit dem Overhead ist eben auch so eine Verarsche aus dem Hochglanzhandbuch.... Schnuffel versucht's zu erklaehren:

Wenn Du zwei Moehren hast und diese an Schnuffe senden moechtest, haste Du die moeglichkeit, beide zusammen in eine Schachtel zu legen. Dan brauchst Du nur 1 Adresse und ein Packpapier aussen herum... Und laeuftst nur 1z zu Post. Machst Du zwei Packete, die Du zeitverschoben Lossendest, brauchen beide Packapapier und Adresse sowie Du laeufst 2 x zur Post! Und das lustige Dabei ist: Es haben sich nicht mal sie Overhead-Spezifikationen geaendert. Gemaess Standart haben beide Vorgaenge die gleichen Overhead-Spezifikationen:

- Jedes Postpack musste zur Post bringen

- Jedes braucht eine Adresse

- Jedes braucht Einwickelpapier

Also:

2 Moehren in einer Box = PCIe4

und

2 Moehren mit je einer Box pro Moehre = PCIe3

haben beide theoretisch doch die gleichen Spezifikationen wegen dem Overhead, trotzdem verursacht die PCIe3 Version in der Praxis viel mehr Overhead!

Gruesse vom Schnuffel

[webmi]

Danke für deine Antwort! Grüße nach New York!

Wenn ich das richtig verstanden habe, habe ich also:

Ein Packet mit einer Möhre incl einer Zieladresse, dieses Packet wird dann, weils ja über den Bus muss, mit einer weiteren Adresse versehen. Dazu wird das Packet nochmal wegen den shared IRQs in kleinere zerteilt, was das ganze natürlich ins Uferlose treibt.

[MaTzElUxE]

Jetzt wirds mir hier zu Möhrig, ich versteh hiervon grad nur noch Bahnhof *g* Möhren Overhead (das Teil aus der Schule meint ihr aber nicht ) Pakete usw. Ich glaub das ist zu kompliziert hier *g*